Mooreov zakon skalira do 2021. godine, da bi ga zamijenila 3D integracija

a-silicij-oblatna-u-pijesku-možda

Tijekom posljednjih nekoliko godina bilježili smotransformacija Mooreova zakona. Izvorno stvoren kao način objašnjenja stalnih poboljšanja u skaliranju tranzistora, Mooreov zakon redefiniran je i proširen tako da uključuje dugoročne trendove u izvedbi poluvodiča i integraciju novih značajki čipa. Sada je to Međunarodni tehnološki plan za poluvodiče (ITRS) pušten novo ažuriranje o budućnosti poluvodičke tehnologije koje navodi da će konvencionalno skaliranje gustoće 2D tranzistora vjerojatno završiti do 2021. godine - da bi ga zamijenili novi i različiti tipovi integracije i skaliranja.

Većina nedavno objavljenog izvršnog izvješća ITRS-a usredotočuje se na način na koji se značenje Mooreova zakona promijenilo tijekom godina. O tome smo razgovarali još 2015. godine kada smo primijetili potrebu za Mooreovim zakonom 3.0, jer se fokus industrije poluvodiča preusmjerio sa smanjenja pojedinačnih čipova na SoC ili model usmjeren na uređaj, koji je naglasio integraciju sposobnosti i smanjenje potrošnje energije. Suvremeni mobitel primjer je ove treće vrste integracije koja kombinira zaslon visoke rezolucije, staničnu i bežičnu mrežu velike brzine, sučelje zaslona osjetljivog na dodir, visokokvalitetne kamere sposobne za snimanje fotografija i videozapisa, kratkog dometa svjetiljka (zahvaljujući integriranoj bljeskalici) i 16-128 GB interne memorije. Sve su ove mogućnosti kombinirane s brzim sustavom na čipu koji radi znatno iznad 1GHz.

3D-integracija

Prednosti 3D slaganja.

Prijelaz s 2D na 3D strukture bit će puno jednostavniji za neke tehnologije od drugih. Jedan od glavnih izazova usvajanja 3D konstrukcije za logičke sklopove, poput CPU-a, jest da bi slaganje memorijskih tranzistora na vrh logičkih tranzistora moglo otopiti jedan ili oba sloja ako je previše matrice zarobljeno u matrici. Već smo vidjeli kako NAND bljeskalica prelazi na 3D proizvodnja, ali 3D procesori se očekuju tek u vremenskom okviru 2021. - 2024. godine. Od sada do tada, od proizvođača se očekuje da integriraju i druge materijale, poput poluprovodnika silicij-germanij (SiGe) ili III-V (poluvodiči iz skupina III i V periodnog sustava) kako bi poboljšali trenutne performanse.

Potrošnja energije

ITRS je to ponovio u jednom trenutku također smo pokrivali prije u ET-u je li priroda onoga što predstavlja napredak i kako karakteriziramo da će poboljšanje performansi i dalje naglašavati nisku snagu tijekom strogog napretka sata. To je djelomično zbog prirode zahtjeva tržišta, a dijelom zbog ograničene sposobnosti trenutnih materijala da postignu veće taktove. Kao što prikazuje gornji graf, očekuje se da će se vanjski van FAT-ovi ujednačiti podudarnost CMOS velike snage u smislu apsolutnih performansi, iako uz značajno smanjenu potrošnju energije. U termički ograničenim okruženjima, vdWFET i exFET su znatno brži kada su ograničeni na omotač snage od 10W / cmdva.

Jedna alternativa koju donosi ITRS je ta da možemo vidjeti poboljšanja u upotrebi visoko specijaliziranih heterogenih jezgri koje koriste jedinstvene funkcionalne blokove ili su visoko prilagođene određenim aplikacijama. Ovo je predloženo rješenje za tzv problem tamnog silicija koje smo ranije pokrivali, a relativno je lako objasniti. Umjesto da grade višejezgrene blokove sa sve većim brojem sličnih čipova, proizvođači bi dio tog prostora koristili za izgradnju procesora posvećenih određenim zadacima. Konceptualno, to bi značilo da bi vaš fotoaparat mogao imati jedan namjenski procesor, dok bi druge aplikacije mogle raditi na drugim jezgrama. Neki su istraživački projekti istraživali izgradnju malih jezgri za rješavanje zadataka na razini aplikacije, ali ITRS izvješće ne ulazi u ove detalje.

NAND-vs-DRAM

Evo kako se NAND i DRAM uspoređuju u različitim mjernim podacima. Slika uključena uglavnom zbog zanimljivosti.

Jedna stvar koju ITRS-ovo izvješće iznosi, ali ne mora nužno i odmah izaći i reći je da ćemo vidjeti ovu vrstu integracije i potiskivanja omotnica u srž razvoja IoT-a prije nego što se radi o radnim površinama, prijenosnim računalima i slično. Razlog je jednostavan i kao što je gore zaključeno: Trenutno se silicijska industrija snažno trudi stvoriti čipove koji mogu raditi na sve manje energije, istodobno poboljšavajući potrošnju energije. Ako želite izraditi novu generaciju nosive opreme, smanjenje potrošnje energije s 1 W na 0,75 W veliko je poboljšanje. No, tehnologije koje vam omogućuju smanjenje te snage od 0,25 W možda se neće dobro prevesti na uređaje u rasponu od 15 W do 140 W za prijenosna računala i radne površine. Slično tome, izgradnja 3D čipova s ​​integriranim procesorima zahtijeva odgovarajuću toplinsku disipaciju, što znači da će prvi čipovi koji se oslanjaju na ove metode vjerojatno biti uređaji izuzetno male snage - a ne vrsta jezgri na vašem prijenosnom računalu ili radnoj površini.

Zapravo je pomalo rečeno da, iako ITRS-ov sažetak daje opsežna predviđanja u vezi s budućim frekvencijama uređaja, propusnošću i radnim karakteristikama u podatkovnom centru, mobilnom uređaju i Internetu svega (predloženom nasljedniku Interneta stvari), on to čini ne pokušavati predvidjeti budućnost konvencionalnih stolnih i prijenosnih računala. Najbliže što predviđa predviđa da će do 2029. prosječni mobilni procesor sadržavati 25 aplikacijskih procesora i 303 GPU jezgre, s maksimalnom jednokomponentnom frekvencijom od 4,7 GHz (vjerojatno frekvencija praska).

Implikacije izvješća su jasne: oni koji traže značajno poboljšane performanse CPU-a, najbolje će ih potražiti putem novih računalnih arhitektura, poboljšanih višestrukih navoja ili poboljšanih performansi memorije općenito - a ne putem poboljšanja neobrađene brzine takta. Uz Intel zapeo u zapetljama što se tiče pružanja arhitektonska poboljšanja, ne bismo zadržavali dah na ovoj fronti.

Copyright © Sva Prava Pridržana | 2007es.com